# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-101750

(43) Date of publication of application: 13.04.1990

(51)Int.CI.

H01L 21/336 H01L 21/265 H01L 29/784

(21)Application number: 63-255272

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

11.10.1988


(72)Inventor: URABE TAKASHI

# (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

## (57)Abstract:

PURPOSE: To obtain a MOS transistor having LDD structure with a reduced number of processes by etching a silicon substrate after removal of a gate oxide film and implanting an N-type dopant obliquely into a step part of the substrate to provide a lowly doped N- type region.

CONSTITUTION: After a resist film 6 is removed, an N-type dopant is implanted in an oblique direction as indicated by 10 and at an implantation angle  $\theta$  as indicated by 11. For example, when a tangent of the implantation angle  $\theta$ 11 is 0.1, if the dopant is implanted into a flat part of a P-type silicon substrate 7 at a concentration of 10x a step part 12 of the silicon substrate will be doped at a concentration of 10x-1 and therefore an N- type region having such a low concentration as represented by one digit can be provided there. After implantation of the N-type dopant, it is annealed. In this manner, the number of processes can be reduced and thereby time and cost required for manufacture of semiconductor devices can be also reduced. Further, variation in concentration ratio between the N+ type regions and the N- type regions is minimized and the resulting products are allowed to have stable and uniform quality.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

m1 i

⑩ 日本国特許庁(JP)

⑪特許出顧公開

#### ⑫ 公 開 特 許 公 報(A) 平2-101750

®Int. CI. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)4月13日

H 01 L 21/336 21/265 29/784

8422-5F

H 01 L 29/78

3 0 1 Z

-5F

21/265

U

未請求 請求項の数 1 審查請求 (全5頁)

会発明の名称

半導体装置の製造方法

顧 昭63-255272 ②特

忽出 昭63(1988)10月11日

@発 明 者 部

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹 降

製作所内

勿出 顧 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

個代 理 人 弁理士 大岩 増雄 外2名

1. 発明の名称

半導体装置の製造方法

#### 2. 特許請求の範囲

MOSトランジスタのゲート近傍のシリコン基 板をエッチングし、n型不純物の斜め往入を行い、 上記シリコン基板の深さ方向の面にNT領域を形成 することにより、LDD構造のMOSトランジス タを形成したことを特徴とする半導体装置の製造 方法。

3. 発明の詳細な説明 「 産家上の利用分野 」 この発明は半導体装置の製造方法に関するもの である。

#### 〔従来の技術〕

第3図は従来のLDD(Lightly doped dorain)槽 造のMOSトランジスタの断面図、第4図(a)~(e) は第3図に示すMOSトランジスタの製造方法を 工程を追つて示した断面図である。

図において、(1)はゲートポリシリコン、(2)はス ペーサ (SiOzなどの絶縁膜)、(3)はソース(N<sup>+</sup>領 域 )、(4)はドレイン(N<sup>+</sup>領域)、(5)はソース(N<sup>-</sup> 領域)、(6)はドレイン(N<sup>-</sup>領域)、(7)はp型シリ コン基板、(8)はゲート酸化膜(SiOz)、(9)はレジ スト腹である。尚、N<sup>+</sup>領域とは、 n(negative)型 不純物の濃度の高い領域であり、N領域とは1型 不純物の濃度がN<sup>+</sup>領域に比較して低い領域のこと である。

次に製造方法について第4図を用いて説明する。 まず第4図(a)に示すでとくP型シリコン基板(7)の 表面にゲート酸化膜(B)とゲートポリシリコン(1)を 形成し、レジスト膜(9)をパターニングする。

次に第4図切に示すごとく、ガスプラズマ(例 えば、ポリシリコンに対してはSF。+Ozの混合ガ スプラズマ、 SiOz に対しては CHFa+Oz の混合ガ スプラズマ)によつてレジスト膜(9)に対してはエ ツチング除去しないがゲートポリシリコン(1)とゲ - ト酸化膜(8)をエツチング除去する。

次に第 4 図(c)に示すごとくレジスト膜(9)だけを 除去するガスプラズマ ( 例えば Oz ガスプラズマ ) でレジスト膜(9)を除去し、n型不純物(例えばAs

′ 特開平2~101750 (2)

など)を注入し、アニールする。

次に第4図(d)に示す Cとくスペーサ(2)を(例えば、CVD(Chemical Vapor Deposition)にて) 表面に形成する。

次にスペーサ(2)をRIE(Reactive Ion Etching) 法にて、エッチング除去すると第4図(e)に示すように、ゲートポリシリコン(1)の断面部分にスペーサ(2)が残る。(RIE法は、垂直方向にのみェッチングが進行するため、段差部の酸化膜厚が平坦部の酸化膜厚よりも厚いので再現性よく残せる。(エッチバック法というエッチング技術))

次に、n型不純物(As,Pなど)を第4図(c)の工程の時よりも濃度を高くして注入し、アニールすると、第3図に示すLDD構造のMOSトランジスタが得られる。

以上のように、LDD構造のMOSトランジスタを得るためには、以下の13工程が必要である。

①ゲート酸化膜(8)形成

- ②ゲートポリシリコン(1) デポジット
- ③ レジスト膜(9) 塗布

# [課題を解決するための手段]

この発明に係るLDD構造のMOSトランジスタは、ゲート酸化膜をエッチング除去後にシリコン基板をエッチングし、その段差部にn型不純物を斜め注入を行つて低濃度N<sup>-</sup>領域を形成することにより、製造工程数を削減したLDD構造のMOSトランジスタを形成したものである。

## て作用う

この発明におけるLDD構造のMOSトランジスタは、少ない工程数にて形成できる。

# 「実施例)

以下、この発明の一実施例による半導体装置の製造方法を図について説明する。第1図(2)〜(c)はLDD精造のMOSトランジスタの製造工程を示す断面図、第2図はこの発明の他の実施例によるLDD構造のMOSトランジスタの断面図である。図において(1),(3)〜(9)は第3図及び第4図の従来例に示したものと同等であるので説明を省略する。(4)はロ型不純物の注入方向、(11)は注入角度 θ、(2)はシリコン拡板段差部である。

④ レジスト膜(9) パターニング(第4図(a))
(b) ゲートポリシリコン(1) エッチング除去
(b) ゲート酸化膜(8) エッチング除去(第4図(b))
(c) レジスト膜(9)除去
(c) ロ型不純物(As) 注入
(c) アニール(N<sup>-</sup>領域形成)(第4図(c))
(c) アスペーサ(2) デポジット(第4図(c))
(c) フスペーサ(2) エッチバック(第4図(c))
(c) フスペーサ(2) エッチには P)注入
(c) アニール(N<sup>+</sup>領域形成)(第3図)

#### 〔 発明が解決しようとする課題〕

従来のLDD構造のMOSトランジスタは以上のように製造されているので製造工程が多過ぎるため、時間、費用がかかつていた。また、歩留り低下をきたすなどの問題点があつた。

この発明は、上記のような問題点を解消するためになされたもので、製造工程数を削減したLDD 構造のMOSトランジスタを得ることを目的とする。

次に製造工程を説明する。第4図(a) , (b) の法において、(c) の法にににのの法にににのの法にににのの法にににののの法にににののの法にににののの法にににのののを用いが、(c) ので、(c) のので、(c) のので、(c)

以上のように、この方法を用いれば、LDD構造のMOSトランジスタは以下のように少ない工程で形成できる。

- ◎⑥の工程までは従来技術と同じ
- ⑦ P 型 シリコ ン 蓋 板 (7) を エッチ ング ( 第 1 図(a))
- ⑧レジスト膜(9)を除去

**動 n 型不純物(As,P など)を斜め注入(第 1**↓ 図(b))

のアニール(第1図(c))

以上のようにのP型シリコン基板(7)のエツチング工程を追加し、⑨のn型不純物を斜め注入することにより、従来の技術で述べたフローの⑧~⑩の4工程が削減できる。したがつて工程数のトータルは+1-4=-3で3工程が削減できる。

上記のごとき方法を用いて、LDD構造のMOSトランジスタを製造すると、 n型不純物の注入及びアニール工程、スペーサ(2)のデポジツト及びエツチバック各工程が削減でき、P型シリコン基板(7)のエツチング工程が1工程増えるので、トータルすると、3工程削減できる。すなわち工程が短縮化することにより、製造に要する時間、費用が少なくなる。

一方、 n 型不純物の注入工程にして、ソース(N<sup>+</sup>領域)(3)、ドレイン(N<sup>+</sup>領域)(4)、ソース(N<sup>-</sup>領域)(5)、ドレイン(N<sup>-</sup>領域)(6)を同時に形成したため、N<sup>+</sup>領域の適度とN<sup>-</sup>領域の適度の比のバラ

たN-MOSにしたが、N型の基板にして、その代 り、ソース・ドレインをP型にしたP-MOSにし てもよい。

## [発明の効果]

以上のように、この発明によれば、LDD構造のMOSトランジスタを少ない工程で、均質な製品を製造することができる。

また、スペーサの酸化膜を必要としないため、 パターンの縮小化にもなる。

#### 4. 図面の簡単な説明

第1図(a)~(c)はこの発明の一実施例によるLDD 構造のMOSトランジスタの製造工程を示す断面 図、第2図はこの発明の他の実施例によるLDD 構造のMOSトランジスタの断面図、第3図は従来のLDD構造のMOSトランジスタを示す断面 図、第4図(a)~(e)は、第3図に示すMOSトランジスタの製造方法を工程を追つて示した断面図である。

図において(1)はゲートポリシリコン、(3)はソース(N<sup>+</sup>領域)、(4)はドレイン(N<sup>+</sup>領域)、(5)はソ

ッキが少なくなり、安定した均質な製品が製造で きる。

また、第2図の従来例に示すスペーサ(2)が無くなったため、ゲート面積が小さくなり、パターンが縮小化できる。

もちろん、LDD構造のMOSトランジスタであるので、ドレイン近傍での電界集中が緩和されるので、(N<sup>T</sup> 領域があるため、空芝層が広がりその結果、電界集中が防げる)ソース・ドレイン耐圧が向上する。

なお、上記実施例では、シリコン基板段差部段が垂直のものについて説明したが第2図のように、垂直でなくてもよい。との場合は、n型不純物の注入工程は斜め注入にしなくてもよい。(ただし、この場合はシリコン基板の段差部段の傾きにより、N<sup>+</sup> 領域とN<sup>-</sup> 領域の機度比が決定する。)

また上記実施例では、ゲート電極にゲートポリシリコン(1)を使用したが、シリサイド膜 (MO Si, WSi, Ti Si など)でも構わない。


更に上記実施例ではP型シリコン基板(7)を用い


- ス ( N<sup>-</sup> 領域 ) 、 (6) はドレィン ( N<sup>-</sup> 領域 ) 、 (7) は P型シリコン基板 、 (8) はゲート酸化膜 、 (9) はレジスト膜 、 (0) は注入方向 、 (1) は注入角度 θ 、 (2) はシリコン基板段差部である。


尚、図中、同一符号は同一または相当部分を示す。


代理人 大岩增雄

# 特開平2-101750 (4)









正 告(自発)

#### 特許庁長官殿

1. 事件の表示

特願昭 83-255272号

2. 発明の名称

半導体装置の製造方法

3. 補正をする者

事件との関係 特許出願人

住 所

東京都千代田区丸の内二丁目2番3号

名 称

(601)三菱電機株式会社 代表者 志 岐 守 哉

4.代 理

住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

氏 名

(7375) 弁理士 大 岩 増 雄

(連絡先03(213)3421特許部).





## 特許請求の範囲

MOSトランジスタのゲート近傍のシリコン落 板をエツチングし、不純物の斜め注入を行い、上 記シリコン基板の深さ方向の面に不純物濃度の薄 い顔城を形成することにより、LDD構造のMOS トランジスタを形成したことを特徴とする半導体 装置の製造方法。

5. 補正の対象

明細鬱の特許請求の範囲の欄、および発明の詳 細な説明の欄。

6. 補正の内容

(1) 明細番の特許請求の範囲を別紙のとおり訂正

(2) 明細符の第7頁第17行に「n型不純物の注 入工程にして、」とあるのを「n型不純物の注入 工程にて、」に訂正する。

7. 添付春類の目録

(1) 訂正後の特許請求の範囲を記載した書面

以上

THIS PAGE BLANK USPTO)